AXI 互联 / Stream已闭环原帖 6 个回答 · 433 次浏览|器件：Vivado 2017.4 / VDMA / AXI4 Mem（错误码：[Opt 31-67]）
一句话结论：需确保自定义模块所有AXI信号被驱动，避免优化裁剪导致连接丢失
run implementation时报LUT3单元输入I0未连接，定位到VDMA内部FIFO逻辑
帖中未明确；提问者最终称是优化裁剪了其RTL中未使用的bvalid等信号，需加逻辑驱动避免被裁剪，并称该情况为critical warning而非error
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0N22SAF/error-when-manipulating-axi4-protocol-vdmaaxi-me
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：VDMA · AXI4 · Vivado · Opt31-67
就这个问题继续问 AI → ← 返回 AMD 社区问答速查