fpga.love
EN App
知识库›AMD 社区问答速查›VitisNetP4 的 AXIS 用户元数据未保持到 tlast

VitisNetP4 的 AXIS 用户元数据未保持到 tlast

AXI 互联 / Stream社区未闭环原帖 3 个回答 · 788 次浏览|器件：Vitis Networking P4 / 2022.1

一句话结论：官方确认该行为，修复计划排入 2023.1

现象

tdest/tuser 在 tlast 前一两拍就变化，违反 AXI4-stream 协议，导致下游 AXIS switch 丢包

根因

帖中未明确；IP 开发团队承认元数据本应整包保持不变，计划在 2023.1 修复

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005cUhnkSAC/vitisnetp4each-of-the-axi4stream-user-metadata-n

相关资料

Vivado Validate Design 因层级BD含AXI_Interconnect失败AXI4-Stream互联仅M00输出流，如何让其他主接口收数据RGMII模式下如何用示例设计配置以太网PHY

相关标签：VitisNetP4 · AXI4-Stream · metadata · tlast

就这个问题继续问 AI → ← 返回 AMD 社区问答速查