fpga.love
EN App
知识库›Vivado 报错词典›Opt 31-67

ERROR: [Opt 31-67]

VDMA与AXI Mem间插入自定义模块后实现报LUT3缺连接

实现 Place / Route / Opt / Timing 已闭环 Vivado 2017.4 / VDMA / AXI4 Mem

一句话结论：需确保自定义模块所有AXI信号被驱动，避免优化裁剪导致连接丢失

现象

run implementation时报LUT3单元输入I0未连接，定位到VDMA内部FIFO逻辑

根因

帖中未明确；提问者最终称是优化裁剪了其RTL中未使用的bvalid等信号，需加逻辑驱动避免被裁剪，并称该情况为critical warning而非error

可尝试的处理步骤

结论

需确保自定义模块所有AXI信号被驱动，避免优化裁剪导致连接丢失

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0N22SAF/error-when-manipulating-axi4-p…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH

社区真实案例 1 条

VDMA与AXI Mem间插入自定义模块后实现报LUT3缺连接
需确保自定义模块所有AXI信号被驱动，避免优化裁剪导致连接丢失
就这个报错继续问 AI → ← 返回 Vivado 报错词典