ERROR: [Common 17-69]

Placer 报错无法放置 BUFG 的解决方法

IP 与 Block Design 已闭环 Vivado 2015.2 / 7V-2000T

一句话结论：BUFG 用量超出实际可用数量，需减少 BUFG 数量

现象

布局阶段 Phase 3 Global Placement 报错，place_design 失败

报错原文

ERROR: [Place 30-99] Placer failed with error: 'Could not place BUFG'

根因

7V-2000T 有四个 SLR，每个 SLR 有 32 个 BUFG，但各 SLR 中对应的 BUFG 共用一个 Clock Spine，例如 BUFGCE_X0Y0 用了，BUFGCE_X0Y32 就不能再用，因此看似有 128 个 BUFG，实际可用仍是 32 个；设计中 BUFG 数量超出限制

可尝试的处理步骤

查看当前 opt.dcp 中用了多少个 BUFG
将 BUFG 数量减少到 V7 的限制数量内

结论

BUFG 用量超出实际可用数量，需减少 BUFG 数量

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008oOMVTSA4/error-place-3099-placer-failed…