fpga.love
EN App
知识库›AMD 社区问答速查›ZCU102生成MIPI CSI示例设计比特流报错

ZCU102生成MIPI CSI示例设计比特流报错

Block Design 与 IP Integrator已闭环原帖 6 个回答 · 270 次浏览|器件:Vivado 2020.1 / ZCU102 rev1.1(错误码:[Common 17-69])

一句话结论:需获得HDMI IP许可证或从设计中移除HDMI IP才能生成比特流

现象

生成比特流时出现[Common 17-69] Command failed,提示设计含不允许生成比特流的单元

根因

设计中包含需要许可证的HDMI IP,而ZCU102不附带HDMI许可证

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007yZNWtSAO/i-am-trying-to-generate-the-mipicsirxsubsystem0-

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Common 17-69]
Placer 报错无法放置 BUFG 的解决方法

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别?自定义IP导致Vitis导出硬件工程构建失败?MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签:ZCU102 · MIPI CSI · HDMI · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查