fpga.love
EN App
知识库›Vivado 报错词典›BD 41-6

ERROR: [BD 41-6]

MIG 的 blockdesign 复制导入后丢失端口怎么办

IP 与 Block Design 已闭环 7-Series MIG / IP Integrator

一句话结论：7-Series MIG 需随 *.bd 一并保留 prj/bxml/xci 或用 write_bd_tcl 重建

现象

复制导入 *.bd 后 MIG 模块框缺失，报端口不存在错误

根因

MIG 依赖 mig_a.prj、system.bxml、*.xci 等额外文件，仅复制 *.bd 无法恢复

可尝试的处理步骤

结论

7-Series MIG 需随 *.bd 一并保留 prj/bxml/xci 或用 write_bd_tcl 重建

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpkHYSAY/mig-ddr-memory-interface-gener…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtCommon 17-165 生成比特流时报Common 17-165错误

社区真实案例 1 条

MIG 的 blockdesign 复制导入后丢失端口怎么办
7-Series MIG 需随 *.bd 一并保留 prj/bxml/xci 或用 write_bd_tcl 重建
就这个报错继续问 AI → ← 返回 Vivado 报错词典