fpga.love
EN App
知识库›Vivado 报错词典›Project 1-9

ERROR: [Project 1-9]

实现报错:无法打开结构网表

IP 与 Block Design 社区未闭环 Vivado 2017.1

一句话结论:该错误疑似偶发,可尝试重建工程并参考 AR 68007

现象

综合通过但实现报错,无法打开结构网表

报错原文

[Project 1-9] Cannot open structural netlist because no structural source files were specified. Edif, ngc ngo and verilog structural netlists are supported.

根因

帖中未明确

可尝试的处理步骤

结论

该错误疑似偶发,可尝试重建工程并参考 AR 68007

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpdw7SAA/inplementation-error-cant-open…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 DDR4 DRAM IP 开发中 dbg_hCommon 17-55 旧版BIST示例设计在Vivado 2021BD 41-237 write_bd_tcl 生成的脚本导致 FBD 41-2168 运行连接自动化时报Common 17-161BD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典