fpga.love
EN App
知识库›AMD 社区问答速查›PS写DDR后PL自定义IP读取值不对如何解决

PS写DDR后PL自定义IP读取值不对如何解决

IP 打包与升级已闭环原帖 9 个回答 · 2.67K 次浏览|器件：ZCU102 / Vivado HLS / SDK

一句话结论：用Xil_DCacheFlushRange和Xil_DCacheInvalidateRange同步cache后问题解决

现象

PS写DDR地址0x0或0x00300000后，PL自定义IP读回的值与写入不符

根因

PS访问DDR经过内部cache，数据未从cache刷回DDR，读取前也未使cache失效同步

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006lLh7pSAC/write-to-ddr-from-ps-read-form-pl-with-custom-ip

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：DDR · cache · HLS · AXI

就这个问题继续问 AI → ← 返回 AMD 社区问答速查