封装与引脚约束已闭环原帖 9 个回答 · 954 次浏览|器件：Vivado / Zynq PS（错误码：DRC NSTD-1）
一句话结论：重新生成wrapper后bitstream正常生成
生成bitstream失败，报ps_clk_p未定义LOC和IOSTANDARD
block design wrapper文件过旧，重新生成后问题消失
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpKSxSAM/why-is-loc-and-iostandard-required-for-this-port
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · DRC · bitstream · wrapper
就这个问题继续问 AI → ← 返回 AMD 社区问答速查