封装与引脚约束社区未闭环原帖 7 个回答 · 478 次浏览|器件：Vivado 2021.1 / Red Hat 7（错误码：Designutils 20-1758）
一句话结论：官方建议用write_bd_tcl复现问题以便进一步排查，根因未确定
综合block design时出现Designutils 20-1758警告，MMCM输出时钟未自动添加，下游路径无时钟
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wSffbSAC/why-am-i-getting-warning-designutils-201758-inst
相关标签：Vivado · block design · BUFG · clocking wizard
就这个问题继续问 AI → ← 返回 AMD 社区问答速查