DDR 校准与 MIG已闭环原帖 2 个回答 · 405 次浏览|器件：Ultrascale MIG IP / Vivado
一句话结论：US MIG IP 行为仿真无法启用校准阶段
Ultrascale MIG IP 示例设计行为仿真时校准流程被跳过
帖中未明确；仅说明校准从未包含在 US MIG 行为仿真中
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005VRFo9SAH/when-i-used-the-example-design-of-vivado-to-simu
相关标签：MIG · Ultrascale · behavioral simulation · calibration
就这个问题继续问 AI → ← 返回 AMD 社区问答速查