fpga.love
EN App
知识库›AMD 社区问答速查›VC709上PCIe+MIG设计后PCIe无法识别且LED快闪

VC709上PCIe+MIG设计后PCIe无法识别且LED快闪

PCIe / XDMA社区未闭环原帖 9 个回答 · 410 次浏览|器件:Vivado 13.4 / VC709(错误码:[Constraints 18-402])

一句话结论:问题未解决,仍在排查MIG约束与配置

现象

加入MIG(DDR3)后下载bit/mcs,LED0-7快闪,主机lspci检测不到PCIe设备

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHkIkSAK/vc709-problem-ive-designed-the-pcie-gen3-ipcore-

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁?CPM4 NOC时钟无法连接到AXI NOC

相关标签:VC709 · PCIe · MIG · Constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查