fpga.love
EN App
知识库›AMD 社区问答速查›PCIe PHY切Gen3后phy_rxdata卡0怎么办

PCIe PHY切Gen3后phy_rxdata卡0怎么办

板卡上电与硬件社区未闭环原帖 9 个回答 · 146 次浏览|器件：UltraScale+ PHY for PCI Express IP / Vivado 2023.2 / Xrun / VU13P

一句话结论：现象随仿真seed和硬件抖动变化，根因尚未确定

现象

切到Gen3后部分lane的phy_rxdata恒为0，Gen1/2正常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001elhpxKAA/ultrascale-phy-for-pci-express-ip-simulation-and

相关资料

Vivado 找不到 basys3 板卡定义如何解决？Vivado 2021.2 为何不支持 Spartan-3？Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签：PCIe · UltraScale+ · Gen3 · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查