fpga.love
EN App
知识库›AMD 社区问答速查›PCIe Tandem模式加ILA在place_design报错如何解决

PCIe Tandem模式加ILA在place_design报错如何解决

PCIe / XDMA社区未闭环原帖 9 个回答 · 208 次浏览|器件：Vivado 2018.3 / xcku085

一句话结论：需在opt_design后通过TCL.PRE方式应用HD.TANDEM_IP_PBLOCK约束

现象

Vivado 2018.3实现阶段place_design报错，调试核被放入PCIe Stage 1

根因

dbg_hub逻辑在opt_design阶段才生成，普通XDC约束在实例存在前已应用，导致约束未生效

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008qjcgXSAQ/trying-to-implement-a-pcie-in-tandem-mode-design

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：PCIe · Tandem · ILA · place_design

就这个问题继续问 AI → ← 返回 AMD 社区问答速查