fpga.love
EN App
知识库›AMD 社区问答速查›ILA 在线调试

ILA 在线调试 排障速查

ILA、mark_debug 与 JTAG 在线调试。这里汇总社区中 45 条相关问答的中文要点,按原帖浏览量排序。

涉及错误码:Board 49-26、Common 17-217、Could not open device file、DRC 23-20 / RTSTAT-6、IP_Flow 19-3805、Labtools 27-3165、Labtools 27-3312、Labtools 27-3361、Labtools 27-3403、Labtoolstcl 44-494、Memdata 28-345、Opt 31-65 等 20 个

VERSAL添加调试网络或ILA IP时报错如何解决?
缩短工程路径长度后问题解决
VERSAL · ILA · Vivado · IP_Flow · Vivado 2021.1 / VCK190 · IP_Flow 19-3805
Vitis运行hw示例报无法打开设备文件
重装升级组件或暴露/dev/xfpga可解决,根因未确认
Vitis · XRT · Alveo · profiling · Alveo U250 / Vitis / XRT · Could not open device file
U280 ES1 构建报 Part 未安装如何解决
需安装 U280 ES1 development shell 才能构建工程
Alveo U280 · Vitis · development shell · Part not installed · Alveo U280 ES1 / Vitis 2019.2
PetaLinux v2021.2 构建报错 xsdps.h 缺失
帖中未给出解决方案,问题未解决
petalinux · zynq7000 · build-error · xsdps · Vivado v2021.2 / PetaLinux v2021.2 / Zynq7000 · fatal error: xsdps.h: No such file or directory
VCU仅启用编码时GStreamer报资源不足如何解决
问题未解决,需补充cap设置并确认rootfs中VCU库是否齐全
VCU · GStreamer · PetaLinux · XCZU4EV · XCZU4EV / PetaLinux / GStreamer · 142
Xilinx DMA驱动在Linux 4.19编译报错如何解决
帖中未给出解决方案,仅有报错信息
xdma · driver · linux · compile-error · Linux 4.19.0-18-amd64 x86_64 / Xilinx_Answer_65444_Linux_Files_rel20180420.zip
ZC706上ILA报debug hub core未检测到怎么办
多种方法尝试后问题仍未解决,帖中无最终结论
ILA · dbg_hub · ZC706 · Vivado · ZC706 / Vivado · Labtools 27-3361
ZCU111 RFSoC starter design示例运行问题
帖中未给出结论
ZCU111 · RFSoC · starter design · MTS · ZCU111 RFSoC
Micron EMMC MTFC8GAMALBH-AAT 能否作为 Zynq Ultrascale+ MPSoC 启动设备?
帖中未给出结论,仅推测其为已支持型号的较新版本。
eMMC · Zynq Ultrascale+ · Boot Device · Micron · Zynq Ultrascale+ MPSoC
JESD IP 运行顶层设备命令后 Link0 CGS/ILAS 失败原因?
帖中仅给出调试指南与相似帖链接,未给出明确根因
JESD · CGS · ILAS · link_running · JESD IP · -1
移除ILA后VHDL IP栈随机丢包如何解决
移除ILA后随机丢包,根因未确定
ILA · VHDL · packet loss · timing · VHDL / ILA
Vivado无法检测到FPGA并报Labtoolstcl 44-494错误
帖中给出多项排查建议但未确认最终根因
Vivado · hw_server · Labtoolstcl · FPGA · Vivado / Virtex7 2000T / Profpga板 · Labtoolstcl 44-494
AXI 1G/2.5 Ethernet子系统SGMII无RX数据如何排查
提问者仅给出排查建议,未确认根因
AXI_Ethernet · SGMII · GTH · ILA · AXI 1G/2.5 Ethernet subsystem / TEMAC / PCS/PMA IP
U280上Vivado2020.2流程:硬件管理器未检测到卡且仿真编译报错
安装USB驱动后问题解决
U280 · Vivado · USB driver · simulation · Vivado 2020.2 / Alveo U280 / Ubuntu 18.04 · VRFC 10-2989
Vitis AIE 仿真编译报 MapperPartitioner 运行时利用率超限
重写 graph 文件后错误消失,疑为连接定义错误所致
Vitis · AI Engine · MapperPartitioner · Emulation · Vitis / AI Engine · ERROR:MapperPartitioner:Runtime utilization exceeded due to co-placement constraints
用第三方工具编程Virtex 5配置PROM失败
失败原因未定,建议用iMPACT验证并参考XAPP972生成SVF
Virtex5 · XCF32P · SVF · iMPACT · XCF32PFS48C / XC5VLX155-1FF1153 / JTAG Technologies Provision CD 21
ISE 11.1 WebPACK 许可证安装失败怎么办?
删除旧机器许可证后可为新机器重新生成。
ISE · WebPACK · License · CPLD · ISE 11.1 WebPACK / Windows 7
PetaLinux离线打包生成boot.bin报错找不到路径怎么办
建议使用给出的petalinux-package命令重新打包boot.bin
petalinux · boot.bin · packaging · offline · PetaLinux
Xilinx FFT 9.1 无法用 VCS 2020.03 仿真?
帖中未给出解决结论,问题仍待 Synopsys 与 FFT IP 团队排查
Vivado · VCS · FFT · simulation · Vivado 2019.2 / FFT 9.1 / Synopsys VCS 2020.03
XCZU2CG LPDDR4读眼图LANE2/3偏窄是否正常
眼图异常疑为SI/PCB问题,校准参数调整未获解答
LPDDR4 · DRAM · EyeDiagram · SignalIntegrity · XCZU2CG / LPDDR4 512MB 550MHz / Vitis 2022.1
Vivado 2015.4 netlist flow 中 BSCANE2 无法布局
发帖人自行解决,但未说明解决方法
Vivado · ILA · BSCANE2 · place_design · Vivado 2015.4 / Linux · [Place 30-433]
ZCU104上MIG校准失败(cal fail)如何排查?
疑似引脚、DRAM参数或复位问题,根因未确认
MIG · DDR4 · ZCU104 · calibration · Zynq ZCU104 / MicroBlaze / DDR4 MIG / AXI-Uartlite · cal fail
Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突
建议改用网表插入调试探针流程重试,根因未确认
Vivado · ILA · DRC · RTSTAT-6 · Vivado 2015.2 / xc7z045ffg676-1 · DRC 23-20 / RTSTAT-6
VAI_C编译报错找不到ReLU层优化模式怎么办
将ReLU层移到残差分支之前后编译成功
VAI_C · ReLU · Vitis · compilation · Vitis / VAI_C · [VAI_C][Error]
Petalinux 修改配置后 u-boot 编译失败
回答仅建议核对 ug1144 环境配置,未给出根因
Petalinux · u-boot · build-error · ug1144 · Petalinux 2021.1 / xilinx-k26-starterkit · exit code '1'
已添加许可证为何比特流生成仍失败?
需确认浮动许可证工具版本是否已升级至Flex 11.17.2.0
Vivado · licensing · Flex · bitstream · Vivado 2022.1
FFT v7.1 在 Spartan 6 LX25 上映射失败
减少 FFT 实例数并调整位宽后重新生成核,但根因未明确
FFT · Spartan6 · BlockRAM · ISE · ISE 14.7 / Spartan 6 LX25 / FFT v7.1
综合报错FLASH_ce端口不存在于EENIC_Block实例
帖中未给出明确解决结论,仅推测逻辑被优化
ILA · Synth 8-448 · synthesis · port connection · ILA core · Synth 8-448
Versal VPK120 用 U34 引脚做自由时钟位流生成报错
帖中未给出解决方案,问题未解决
Versal · VPK120 · clock · bitstream · Versal VPK120
Vitis HLS 中如何配置以消除 WIDTHEXPAND 警告
帖中未给出配置方法或结论
VitisHLS · WIDTHEXPAND · warning · configuration · Xilinx Vitis HLS · WIDTHEXPAND
XC7VX690T JTAG下载bit不稳定如何排查
疑似SI/PI问题,需从电源纹波和JTAG信号质量入手排查
JTAG · bad_packet_error · SI/PI · Virtex-7 · XC7VX690T · [Common 17-39]
Vivado JTAG配置报错但FPGA编程成功
FPGA实际编程成功但Vivado报错断开,根因未确定
Vivado · JTAG · Kintex Ultrascale · configuration · Kintex Ultrascale / Vivado / Digilent JTAG-SMT2 · Labtools 27-3165
ISE中如何将启动时钟改为JTAG CLK?
需在ISE中将启动时钟选项改为JTAG,但14.7下的具体位置帖中未确认
ISE · Spartan · JTAG · bitstream · ISE 14.7 / Spartan XC3S500E / Digilent Nexys2 / Adept 2.1 / Windows 7
ILA核被probes文件丢弃如何解决?
降低JTAG频率可解决该警告
ILA · Labtools · JTAG · probes · Labtools 27-3403
下载bit文件报Labtoolstcl 44-494目标被锁如何解决
多为残留hw_server进程或USB供电不足所致,可尝试结束进程或换端口
hw_server · Labtoolstcl · Platform Cable · Vivado · Vivado 2017.1 / Platform Cable USB · Labtoolstcl 44-494
ILA报错27-3312波形数据损坏如何解决
建议启用时钟分频、使用可靠free running时钟并减小采样深度
ILA · Labtools · debug_hub · Vivado · Vivado / ILA · Labtools 27-3312
Vivado报无可用目标且jsn1可能被锁定怎么办
关闭防火墙或排除vvgl.exe可解决部分用户问题,原提问者未确认解决
Vivado · hw_server · JTAG · Firewall · Windows 10 / Vivado 2018.2 / xcku115-flva2104-2-e / Platform Cable USB II · Labtoolstcl 44-494
Vivado ILA 加载运行但不采集数据
多位用户复现同一问题,帖中未给出解决方案
Vivado · ILA · Spartan7 · JTAG · Vivado 2021.1 / Spartan7 7S25 / Digilent HS2
ILA LUT 输入未驱动导致 Opt 31-65 报错
帖中未给出明确解决方案,仍在排查中
Vivado · ILA · opt_design · DONT_TOUCH · Vivado · Opt 31-65
Vivado 2021.2 找不到 Ultra96 板卡定义文件怎么办
帖中给出多种获取板卡文件的途径,但提问者最终回退到 2020.2,问题未确认解决
Vivado · Board Files · Ultra96 · XilinxBoardStore · Vivado 2021.2 / Ultra96-V2 / 96B Quad Ethernet Mezzanine
Petalinux2022.1离线编译缺少pydot包导致do_fetch失败
按离线配置步骤设置pre-mirror与local sstate并启用BB NO NETWORK后编译
Petalinux · offline-build · sstate-cache · BB-NO-NETWORK · Petalinux2022.1
Vivado构建参考设计时报ipservices加载失败
重试make或换用2021_r2版本可绕过该错误
Vivado · ipservices · zc706 · reference-design · Vivado 2021.2 / zc706 · Common 17-217
Place 30-99 SLL cut violation 如何解决?
建议通过 floorplan 减少跨 SLR 网络数,具体方法帖中未明确
Vivado · Place · SLR · Floorplanning · Vivado · Place 30-99
MicroBlaze内存改到0x80000000后报Memdata 28-345错误
修改MicroBlaze的Vector Base Address以匹配新的LMB地址即可解决
MicroBlaze · Vivado · AddressEditor · Memdata · Vivado 2022.2 / xcvp1202 / vpk120 · Memdata 28-345
Vivado 2022.2 无法添加 k26c 板卡部件
问题未解决,帖中未给出明确根因
Vivado · Board Part · k26c · xck26 · Vivado ML Enterprise 2022.2 / k26c / xck26-sfvc784-2lv-c · Board 49-26

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)