fpga.love
EN App
知识库›AMD 社区问答速查›XCZU2CG LPDDR4读眼图LANE2/3偏窄是否正常

XCZU2CG LPDDR4读眼图LANE2/3偏窄是否正常

ILA 在线调试社区未闭环原帖 9 个回答 · 425 次浏览|器件:XCZU2CG / LPDDR4 512MB 550MHz / Vitis 2022.1

一句话结论:眼图异常疑为SI/PCB问题,校准参数调整未获解答

现象

偶发内存损坏;Memory Test计数为0,2-D读眼图LANE2/3较窄且不对称

根因

帖中未明确,回答仅怀疑SI或PCB设计规范问题

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005raB5uSAE/hiim-testing-some-custom-board-with-xilinx-us-xc

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:LPDDR4 · DRAM · EyeDiagram · SignalIntegrity

就这个问题继续问 AI → ← 返回 AMD 社区问答速查