时序与实现社区未闭环原帖 9 个回答 · 401 次浏览|器件：Vivado（错误码：VRFC 10-718）
一句话结论：帖中仅给出参考链接，未给出明确解决方案
行为仿真正常，时序仿真报VRFC 10-718端口不存在
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpayBSAQ/timing-simulation-problem-with-an-entity-contain
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · timing simulation · VHDL · VRFC 10-718
就这个问题继续问 AI → ← 返回 AMD 社区问答速查