fpga.love
EN App
知识库›AMD 社区问答速查›Zynq_UltraScale

Zynq_UltraScale 相关问答

社区里带 Zynq_UltraScale 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

TRACE32烧写fsbl.elf报Demo版本错误
需联系Lauterbach获取有效License
MIPI RX引脚分配报Place 30-687错误如何解决
建议将时钟引脚改接GC引脚,最终问题已解决但未说明具体原因
Vitis中程序设备无法检测处理器且无法选择ELF文件
程序设备GUI用于填充PL的BRAM,Zynq Ultrascale更新DDR应通过bootgen修改BIF文件
自定义IP无法从AXI BRAM控制器读取数据
帖中未给出结论,问题未解决
自定义Zynq UltraScale启动时mmc0报ADMA错误
仅贴出mmc0 ADMA错误日志,未给出原因或解决方案

相关标签

Vitis 1bootgen 1FSBL 1custom IP 1ILA 1MIPI 1pin_assignment 1License 1mmc 1sdhci 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(3373 条)