封装与引脚约束已闭环原帖 9 个回答 · 548 次浏览|器件：xczu3eg（错误码：Place 30-687）
一句话结论：建议将时钟引脚改接GC引脚，最终问题已解决但未说明具体原因
MIPI RX分配到bank65后综合实现报Place 30-687布局错误
帖中未明确（回答指出Clock lane接到了普通差分引脚而非GC引脚，但修改后仍报错，最终仅称已解决）
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpQxESAU/mipi-rx-pin-assignment-has-an-error
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：MIPI · pin_assignment · Place_30-687 · Zynq_UltraScale
就这个问题继续问 AI → ← 返回 AMD 社区问答速查