fpga.love
EN App
知识库›AMD 社区问答速查›LPDDR4

LPDDR4 相关问答

社区里带 LPDDR4 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

Versal DDR校准失败CAL_STAGE.08_F0_WRITE_LATENCY_CAL
按教程修改XDC引脚交换后DDRMC通过校准
LPDDR4命令地址控制时钟引脚被固定在triplet中无法移动
该问题为Vivado已知bug,已在2023.1版本修复
XCZU2CG LPDDR4读眼图LANE2/3偏窄是否正常
眼图异常疑为SI/PCB问题,校准参数调整未获解答
LPDDR4命令地址引脚无法移动到其他引脚
建议用Advanced IO planner自动分配LPDDR4引脚
Vivado中ODDRE1_inst的LOC约束报CRITICAL WARNING如何解决?
问题未解决,仅被要求提供testcase

相关标签

Vivado 2Versal 1XDC 1pin_assignment 1DRAM 1LOC 1critical-warning 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1676 条)