fpga.love
EN App
知识库›AMD 社区问答速查›BD 41-237

BD 41-237 相关问答

社区里带 BD 41-237 标签的 5 条问答,按原帖浏览量排序,逐条给出中文要点与原帖链接。

IP Integrator 报两个 IP 间时钟频率不匹配错误
问题未解决,已作为 CR 上报,等待 AMD 修复
LMB BRAM控制器连Simple Dual Port RAM报BD 41-237警告
帖中未给出解决方案,根因未明确
AXI4主接AXI4-Lite从时ID_WIDTH不匹配报错
建议改用AXI SmartConnect IP替代AXI InterConnect IP
UHD-SDI TX IP的AXI Lite接口报WRITE_ONLY警告
重新添加IP后该警告不再出现
Vivado中AXI AWUSER_WIDTH不匹配警告能否忽略?
警告可能影响设计,需使两IP的I/O位宽匹配,帖中未给出最终解决方案

相关标签

Vivado 5AXI 2IP Integrator 2SmartConnect 1ZCU104 1BRAM 1AXI-Lite 1AXI_Interconnect 1

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(4669 条)