Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 590 次浏览|器件:Vivado 2020.1 / MicroBlaze / AXI Interconnect(错误码:BD 41-237)
一句话结论:问题未解决,已作为 CR 上报,等待 AMD 修复
BD 41-237 报错:axi_gpio_0/S_AXI 的 FREQ_HZ 为 10000000,与 auto_cc/M_AXI 的 100000000 不匹配
帖中未明确;用户认为是 Vivado 2020.1 的 bug,AMD 工程师已通过 CR 上报,但未给出根因结论
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpYLeSAM/ip-integrator-report-clock-frequency-error-betwe
这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:
相关标签:Vivado · IP Integrator · AXI Interconnect · BD 41-237
就这个问题继续问 AI → ← 返回 AMD 社区问答速查