fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2023.2综合时report_timing_summary无结果

Vivado 2023.2综合时report_timing_summary无结果？

时序与实现已闭环原帖 9 个回答 · 157 次浏览|器件：Vivado 2023.2 / Versal xcvp1702-vsva3340-2MHP-i-S

一句话结论：综合完成后重新生成时序报告即可正常显示结果

现象

综合阶段运行report_timing_summary不返回任何数值

根因

综合未完成并打开前结果未构建分析，OOC综合的IP尚未合并进顶层网表，完整约束未载入内存

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U000094QeMjSAK/reporttimingsummary-does-not-work-during-synthes

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Vivado · report_timing_summary · synthesis · Versal

就这个问题继续问 AI → ← 返回 AMD 社区问答速查