FSBL 与启动镜像社区未闭环原帖 9 个回答 · 387 次浏览|器件：ZYNQ 7000 / Vitis
一句话结论：可用devcfg配置路径或改造FSBL配置代码实现，帖中未给出最终验证结论。
用户想用Vitis独立应用从DDR3中的bitstream编程ZYNQ 7000 FPGA，但FSBL只支持单bitstream，且无法改启动模式只能用JTAG。
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Lmt6CSAR/programming-fpga-through-ddr3-memory-using-vitis
相关标签：ZYNQ7000 · Vitis · DDR3 · devcfg
就这个问题继续问 AI → ← 返回 AMD 社区问答速查