封装与引脚约束已闭环原帖 9 个回答 · 1.51K 次浏览|器件：Vivado 2018.3 / ZCU102 rev b及1.0 / ZynqMPSoC（错误码：Mig 66-99）
一句话结论：逐引脚映射后实现通过，约束经确认有效，但尚未上板测试
实现时MIG报错，c0_ddr4多个端口未在约束文件中声明
项目未设置ZCU102板卡，MIG未生成DDR4引脚约束，需手动映射引脚
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005TFj4nSAD/pl-ddr4-constraint-file-for-zcu102-rev-b-and-10
相关标签：DDR4 · MIG · ZCU102 · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查