封装与引脚约束社区未闭环原帖 9 个回答 · 692 次浏览|器件：Spartan7 / Vivado 18.2
一句话结论：建议用MIG多控制器流程生成两个控制器并分别配置引脚
两个MIG实例端口同名，实现时报错称均映射到bank 34
帖中未明确；回答推测为MIG生成时未分别设置唯一引脚，或流程中存在冲突信息
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpkGZSAY/pin-assignments-for-multiple-ddrs-in-vivado
相关标签：Vivado · MIG · DDR · Pin Assignment
就这个问题继续问 AI → ← 返回 AMD 社区问答速查