封装与引脚约束已闭环原帖 9 个回答 · 2.52K 次浏览|器件：KCU105 / AXI PCIe Bridge Gen3
一句话结论：通过set_property LOC借助空闲位置三步交换GT位置可绕过内置约束
PCIe IP自带GT的LOC约束，用户自定义LOC无法覆盖，报错位置已被占用
PCIe IP内置LOC约束优先，用户XDC中的LOC无法直接覆盖
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpii3SAA/override-loc-constraint-on-gigabit-transceivers