fpga.love
EN App
知识库›AMD 社区问答速查›实现后无时序违例但后仿时序告警怎么办

实现后无时序违例但后仿时序告警怎么办

时序与实现社区未闭环原帖 5 个回答 · 393 次浏览|器件:原帖未注明

一句话结论:帖中仅有重复链接与复述,未给出结论

现象

implementation后无违例,post timing implementation simulation日志出现时序违例告警

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007DDV77SAH/not-violation-timing-after-run-implementation-bu

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:timing · simulation · implementation · vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查