fpga.love
EN App
知识库›AMD 社区问答速查›项目迁移到Vivado 2023.1后实现阶段时序失败

项目迁移到Vivado 2023.1后实现阶段时序失败

时序与实现社区未闭环原帖 9 个回答 · 861 次浏览|器件:Vivado 2019.2 / Vivado 2023.1

一句话结论:时序失败主要发生在place_design阶段,根因尚未确定

现象

2019.2正常,迁移到2023.1后综合通过但实现时序不满足

根因

帖中未明确;已定位place_design阶段WNS由0.103ns恶化至-1.214ns为主要原因

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007jYkxISAS/moving-project-to-vivado-20231-but-timing-failed

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · timing · implementation · place_design

就这个问题继续问 AI → ← 返回 AMD 社区问答速查