fpga.love
EN App
知识库›AMD 社区问答速查›DDR4 MIG报c0_sys_clk_p/n未放置错误如何解决

DDR4 MIG报c0_sys_clk_p/n未放置错误如何解决

DDR / MIG社区未闭环原帖 5 个回答 · 523 次浏览|器件：Vivado / MicroBlaze / DDR4 MIG（错误码：Mig 66-99）

一句话结论：帖中仅追问接口端口创建方式与属性，未给出解决结论

现象

Vivado中DDR4 MIG报Mig 66-99错误，提示c0_sys_clk_p/n未放置或不支持的时钟结构

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008WK8WhSAL/mig-6699-memory-core-error-design1iddr40-either-

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：MIG · DDR4 · Vivado · clocking

就这个问题继续问 AI → ← 返回 AMD 社区问答速查