DDR / MIG社区未闭环原帖 9 个回答 · 2.61K 次浏览|器件：Vivado 2023.1 / RFSoC 4x2（错误码：[mig 66-99]）
一句话结论：需核对MIG时钟配置并在xdc中正确约束GC差分时钟引脚
生成bitstream时MIG报错，提示c0_sys_clk_p/n未放置或不支持的时钟结构
帖中未明确；回答推测与MIG时钟配置及未设置GC差分时钟引脚约束有关
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007XKrT1SAL/mig-6699-memory-core-error-baseiddr40-either-por
相关标签：MIG · DDR4 · clocking · xdc
就这个问题继续问 AI → ← 返回 AMD 社区问答速查