fpga.love
EN App
知识库›AMD 社区问答速查›Series-7 中 CLB 的 LOC 约束如何写?

Series-7 中 CLB 的 LOC 约束如何写?

封装与引脚约束已闭环原帖 9 个回答 · 479 次浏览|器件:Vivado / xc7a15tcpg236-1(错误码:Constraints 18-4383)

一句话结论:Series-7 中 LOC 约束需用 SLICE_XnYn 命名

现象

用 X10Y15 或 CLBLM_L_X10Y15 设置 LOC 均报错找不到 site

根因

LOC 约束应使用 SLICE 编号(如 SLICE_X10Y15),而非 CLB 名

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0bVXSAZ/loc-constraints-for-clbs-in-a-series7-part

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:Vivado · LOC · Series-7 · Constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查