fpga.love
EN App
知识库›AMD 社区问答速查›Artix US+ XCAU25P DDR4 MIG占用Bank65 1.2V后

Artix US+ XCAU25P DDR4 MIG占用Bank65 1.2V后配置引脚电压冲突怎么办

DDR / MIG已闭环原帖 9 个回答 · 318 次浏览|器件：Artix US+ XCAU25P-2SFVB784E / MIG

一句话结论：可用电平转换器解决Bank65配置引脚与Bank0电压不一致问题

现象

MIG分配Bank65为1.2V，但配置数据引脚需接Bank65，而配置Bank电压应为1.8V

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008AED1SSAX/issue-with-72bit-of-ddr4-being-interfaced-with-f

相关资料

Vivado生成MIG IP报XML_INPUT_FILE参数校验失败如何解决DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决两片DDR3并联32位仿真init_calib_complete不拉高

相关标签：Artix US+ · DDR4 · MIG · level shifter

就这个问题继续问 AI → ← 返回 AMD 社区问答速查