fpga.love

EN App

知识库›AMD 社区问答速查›SelectIO向导接收4路LVDS视频时HSYNC/VSYNC/DE不翻转

SelectIO向导接收4路LVDS视频时HSYNC/VSYNC/DE不翻转

ILA 在线调试社区未闭环原帖 9 个回答 · 285 次浏览|器件：Artix-7 / SelectIO Interface Wizard 5.1 / STM32MP257F-EV1

一句话结论：问题未解决，需先确认LVDS端接与IO bank供电

现象

ILA中HSYNC、VSYNC、DE不翻转，白图时28位全为高

根因

帖中未明确；讨论指向LVDS缺少100欧姆端接及IO bank供电/共模电压待核实

可尝试的处理步骤

确认数据lane的IO buffer设置为LVDS_25
检查LVDS数据接收端口是否有外部100欧姆端接
在约束中添加DIFF_TERM TRUE以启用内部100欧姆端接
用示波器验证外部信号是否翻转
建议用VIO Core配合ILA监测IO buffer之后的信号
核实LVDS bank的Vcco是否为2.5V
测量LVDS P/N引脚共模电压
确认两块板之间是否有地连接
用差分探头或双单端探头相减观察LVDS信号

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000016VfStKAK/issue-receiving-lvds-video-4lane-using-selectio-

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：LVDS · SelectIO · Artix-7 · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查