fpga.love
EN App
知识库›AMD 社区问答速查›VP1202 PL-PCIe Gen5x4 设计是否有已知问题？

VP1202 PL-PCIe Gen5x4 设计是否有已知问题？

PCIe / XDMA社区未闭环原帖 9 个回答 · 727 次浏览|器件：Versal Premium VP1202 / Vivado / VPK120 EVB

一句话结论：支持性由 IP Catalog 可选中确认，仿真问题转至另一帖跟进，无已知问题结论

现象

综合布线通过，但 PCIe 链路训练仿真失败；VPK120 EVB 无 PL-PCIe 测试连接

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006Z4hzfSAB/is-there-any-known-issues-in-using-versal-fpga-v

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：Versal · PCIe · VP1202 · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查