fpga.love
EN App
知识库›AMD 社区问答速查›综合时ILA报multiple debug masters错误如何解决

综合时ILA报multiple debug masters错误如何解决

ILA 在线调试社区未闭环原帖 6 个回答 · 263 次浏览|器件:原帖未注明(错误码:Chipscope 16-373)

一句话结论:帖中仅建议提供综合后dcp并提及connect_debug_cores命令,未给出明确结论

现象

插入ILA后implementation报Chipscope 16-373,debug slave未连接到debug master

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008IcerfSAB/%E5%A6%82%E4%BD%95%E8%A7%A3%E5%86%B3%E7%BB%BC%E5

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ILA · Chipscope · debug_master · implementation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查