fpga.love
EN App
知识库›AMD 社区问答速查›ILA核无法arm,状态一直显示idle

ILA核无法arm,状态一直显示idle

ILA 在线调试已闭环原帖 6 个回答 · 162 次浏览|器件:Vitis debugger

一句话结论:慢时钟域ILA需用较慢JTAG时钟连接

现象

arm ILA核后命令已发出,但状态仍为idle;点击红色停止触发提示无ILA已arm

根因

帖中未明确;发帖人最终发现某个ILA时钟较慢,改用较慢的JTAG时钟新建连接后解决

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000091WkJfSAK/ila-cores-are-not-arming-i-arm-the-core-the-comm

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ILA · Vitis · JTAG · debug

就这个问题继续问 AI → ← 返回 AMD 社区问答速查