fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 2021.1综合/实现网表名称错乱?

Vivado 2021.1综合/实现网表名称错乱?

综合与实现社区未闭环原帖 6 个回答 · 342 次浏览|器件:Vivado 2021.1

一句话结论:帖中仅描述现象,未给出原因或解决方案

现象

重启Vivado后网表名称正常,几步操作后名称错乱

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006xUcorSAC/i-tested-20211-and-have-an-issue-with-names-in-t

相关资料

CORDIC IP sin/cos结果乘法综合报Synth 8-502错误DFX时Verilog模块无法创建分区定义怎么办?SOC仿真elaborate步骤失败如何解决?

相关标签:Vivado · netlist · synthesis · implementation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查