fpga.love
EN App
知识库›AMD 社区问答速查›添加ILA后综合失败次日又正常,为何?

添加ILA后综合失败次日又正常,为何?

ILA 在线调试社区未闭环原帖 4 个回答 · 240 次浏览|器件:Vivado

一句话结论:帖中仅索要runme.log,未给出原因或结论

现象

添加ILA后综合持续失败,次日重新添加ILA后恢复正常

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008QpwW7SAJ/i-have-a-vivado-project-that-has-synthesis-and-i

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:Vivado · ILA · Synthesis · runme.log

就这个问题继续问 AI → ← 返回 AMD 社区问答速查