ILA 在线调试社区未闭环原帖 9 个回答 · 431 次浏览|器件：Vivado 2020.2 FIFO Generator v13.2 / ZCU216 (ZU49DR)
一句话结论：问题未解决，波形附件未能成功上传，无结论
仿真中dout与rd_en对齐，硬件ILA中dout比rd_en延迟一个时钟周期
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007ErXXBSA3/i-had-an-issue-with-behavior-mismatch-between-rt
相关标签：FIFO · ILA · simulation · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查