fpga.love
EN App
知识库›AMD 社区问答速查›如何通过AXI master burst将自定义IP与MIG DDR3对接

如何通过AXI master burst将自定义IP与MIG DDR3对接

IP 打包与升级社区未闭环原帖 9 个回答 · 1.47K 次浏览|器件：Vivado 2019.1 / Virtex-7 VC707

一句话结论：建议参考AXI数据搬运器示例处理m_axi读写，但帖中无明确结论

现象

自定义IP无法正确使用m_axi信号读写DDR3，实现未成功

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpLOHSA2/how-to-interface-custom-ip-with-mig-ddr3-via-axi

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI · MIG · DDR3 · custom IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查