IP 打包与升级社区未闭环原帖 9 个回答 · 597 次浏览|器件:SDK / Vivado IP Packager
一句话结论:建议通过AXI-Lite接口配合Xil_In/Xil_Out访问,并用仿真排查时序问题
用户通过Xil_Out/Xil_In读取自定义IP输出值,但得到的值错误,始终得到round为0时的值而非0e时的值
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpVfhSAE/how-to-get-the-output-value-of-my-custom-ip-on-s
相关标签:AXI-Lite · SDK · Custom IP · Simulation
就这个问题继续问 AI → ← 返回 AMD 社区问答速查