封装与引脚约束已闭环原帖 6 个回答 · 217 次浏览|器件：Versal Adaptive SoC SoftDDR4 SDRAM Memory Controller v1.0
一句话结论：软内存IP只能使用完全可访问fabric的XPIO引脚，约束详见PG353
询问Versal软DDR4内存控制器DDR引脚的约束方式及是否支持任意引脚分配
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001id1ycKAA/how-are-the-ddr-pins-of-the-versal-soft-ddr4-mem
相关标签：Versal · DDR4 · pin_constraint · PG353
就这个问题继续问 AI → ← 返回 AMD 社区问答速查