fpga.love

EN App

知识库›AMD 社区问答速查›7Z015如何实现1GB x16数据加10位ECC的DDR3？

7Z015如何实现1GB x16数据加10位ECC的DDR3？

ILA 在线调试社区未闭环原帖 9 个回答 · 299 次浏览|器件：7Z015 CLG485 / Zynq-7000

一句话结论：官方称两颗x16器件即可实现ECC，用户坚持需四颗，未达成一致。

现象

用户设计2x2拓扑4颗4Gb器件实现1GB DDR3加10位ECC，找不到参考设计验证。

根因

帖中未明确

可尝试的处理步骤

参考UG585第10节表10-13确认ECC字节布局
参考ug933-Zynq-7000-PCB核对原理图及VRN/VRP连接
在SDK安装目录\data\embeddedsw\lib\sw_apps\zynq_dram_test\src下使用Zynq DRAM Diagnostics Test

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007drQyQSAU/hi-im-using-the-7z015-clg485-zynq-we-need-to-imp

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Zynq-7000 · DDR3 · ECC · ug933

就这个问题继续问 AI → ← 返回 AMD 社区问答速查