fpga.love
EN App
知识库›AMD 社区问答速查›UltraScale+ PCIE4 IP rev1.3 GEN3链路建立失败

UltraScale+ PCIE4 IP rev1.3 GEN3链路建立失败

PCIe / XDMA社区未闭环原帖 9 个回答 · 507 次浏览|器件：UltraScale+ Integrated Block (PCIE4) IP rev 1.3 / MPSoC / RFSoC

一句话结论：问题未解决，GEN3协商仍停留在Gen1，等待AMD提供Phase2超时设置方法

现象

MPSoC设计PCIe速率协商失败，控制器停留在Gen1(2.5GT/s,4 lanes)，均衡后进入Recovery.Speed而非Lock

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008jijoFSAQ/gen3-link-establishment-issues-with-the-ultrasca

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：PCIe · UltraScale+ · MPSoC · equalization

就这个问题继续问 AI → ← 返回 AMD 社区问答速查