fpga.love
EN App
知识库›AMD 社区问答速查›XDMA IP AXI_LITE接口与Microblaze兼容问题

XDMA IP AXI_LITE接口与Microblaze兼容问题

DMA 传输已闭环原帖 9 个回答 · 459 次浏览|器件：PCIE XDMA IP / Microblaze

一句话结论：Command寄存器须由host经配置写使能，Microblaze无法通过Lite接口写

现象

Microblaze经S_AXIL无法写Command Register(04h)，部分设计读配置寄存器无数据

根因

S_AXIL接口对可写内部寄存器有限制，Command寄存器属系统级控制，只能由root/host写入

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpKqLSAU/dmabridge-subsystem-ip-axilite-interface-issues-

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：XDMA · AXI_LITE · Microblaze · PCIe

就这个问题继续问 AI → ← 返回 AMD 社区问答速查