fpga.love
EN App
知识库›AMD 社区问答速查›DDR4示例设计综合实现出现严重警告怎么办?

DDR4示例设计综合实现出现严重警告怎么办?

Vivado 报错与许可社区未闭环原帖 9 个回答 · 796 次浏览|器件:Vivado 2021.2 / xcku010-ffva1517-2-e(错误码:[Memdata 28-207])

一句话结论:官方未能复现该警告,有用户通过重建MIG解决

现象

综合与实现时报告BRAM空间越界的critical warning,但时序满足

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E0000755DRRSA2/ddr4-example-design-produces-critical-warning-du

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:DDR4 · Vivado · MIG · Synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查