fpga.love
EN App
知识库›AMD 社区问答速查›信号接ILA后出现组合环导致比特流生成失败

信号接ILA后出现组合环导致比特流生成失败

ILA 在线调试社区未闭环原帖 8 个回答 · 564 次浏览|器件:Vivado

一句话结论:先确认RTL中是否有组合环,否则用新信号加mark_debug

现象

信号接ILA后比特流生成失败,报组合环;断开ILA连接可正常生成

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006lNAYdSAO/connecting-a-signal-to-ila-is-giving-combinatori

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:ILA · combinatorial loop · bitstream · mark_debug

就这个问题继续问 AI → ← 返回 AMD 社区问答速查