fpga.love
EN App
知识库›AMD 社区问答速查›Vitis中能否修改线程数加速综合实现?

Vitis中能否修改线程数加速综合实现?

ILA 在线调试社区未闭环原帖 9 个回答 · 326 次浏览|器件:Vitis 2023.2

一句话结论:可用report_param查看并用set_param调整线程参数,但增加线程不一定加速

现象

Vitis似乎只使用8线程,远少于CPU可用线程数

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000IvE4V0AV/can-i-change-the-thread-number-in-vitis-to-speed

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK?

相关标签:Vitis · Vivado · synthesis · threads

就这个问题继续问 AI → ← 返回 AMD 社区问答速查