处理器 JacobMcSeveney
Open-source multi-channel DDR DMA controller for FPGA: 4 write channels, 5 read channels, async FIFOs, address generation, and arbitration.
软核处理器与 SoC 实现，可在 FPGA 上构建可编程计算单元。
该项目主题覆盖 adc、awg、axi4、clc、cmp、ddr、dma、dspic 等方向。
本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。